イ　CPU から主記憶へのアクセスを高速化するために，主記憶内部を複数のバンクに分割し，各バンクを並列にアクセスする。

ウ　CPU と主記憶のアクセス速度の違いによるボトルネックを解消するために，高速かつ小容量のメモリを配置する。

エ　パイプライン処理を乱す要因をなくすために，キャッシュメモリを命令用とデータ用の二つに分離する。